목록컴퓨터 구조 (17)

Dreaming Deve1oper

마이크로 프로그램 실행 순서

마이크로 프로그램 실행 순서 제어 (Sequencing Control) 제어 유니트가 마이크로 명령어의 실행을 제어 제어 기억장치에 저장된 마이크로 명령어들을 작성된 마이크로 프로그램에 따라 순서대로 인출하는 과정 CAR의 초기값으로 시작해서 다음 차례에 실행할 마이크로 명령어의 주소 값을 결정하는 것 CAR의 초기값은 0으로 설정 MUX1 에서는 다음 차례에 실행될 마이크로 명령어의 주소를 4종류에서 마이크로 명령어의 조건에 따라 1종류를 선택 MUX2 에서는 분기할 조건을 선택하여 주소 선택 회로로 그 값을 전송 마이크로 프로그램의 실행 순서제어 과정 제어 기억장치의 마이크로 명령어의 주소 선택 방법 분기 마이크로 명령어 주소 선택 방법 JUMP(00) 혹은 CALL(01) C= 0: 다음 차례의 마..
컴퓨터 구조 2022. 4. 19. 11:48
마이크로프로그램

보호되어 있는 글입니다.
컴퓨터 구조 2022. 4. 19. 10:01
제어 유닛 제어방식

보호되어 있는 글입니다.
컴퓨터 구조 2022. 4. 19. 00:50
인터럽트 / 서브루틴 / 명령어 파이프 라이닝

보호되어 있는 글입니다.
컴퓨터 구조 2022. 4. 16. 02:44
명령어 사이클 종류 / 간접 사이클

보호되어 있는 글입니다.
컴퓨터 구조 2022. 4. 15. 22:23
명령어 주소 지정 방식

명령어 주소지정(Addressing Mode) 방식 정해진 명령어의 비트들은 그 수에 있어서 매우 제한적이다. 그 안에 오퍼랜드들만으로 메모리를 지정하는 것은 매우 제한적이다. 더 큰 용량의 메모리에 접근하기 위해서는 직접 혹은 간접적으로 다양한 방법이 요구된다. 이미 설계된 CPU의 종류마다 그 수가 매우 다양하고 다르게 제안되어 있다. 1. 즉치 [Immediate Addressing Mode] - 프로그램에서 상수 값으로 사용된다. - 명령어 내의 오퍼랜드가 실제 데이터가 되는 것을 의미한다. - CPU는 메모리로부터 데이터를 인출하는 과정이 필요없다. (ea가 필요없음) 2. 묵시적 [Implied Addressing Mode] - 명령어 내에 필요한 데이터의 위치를 지정하지 않는다. - 쉬프트 ..
컴퓨터 구조 2022. 3. 26. 18:14
명렁어 세트

명령어 세트 (Instruction Set) CPU의 기능은 이들에 의해 결정된다. 그들의 수와 종류는 CPU에 따라 많이 다르다. 명령어 세트 정의를 위해 결정되어야 할 항목 오퍼랜드의 CPU 기억장소 스택 (stack) 범용 레지스터 (GPR) 누산기 (Accumulator) 연산명령어 CPU 명령어가 수행할 연산들의 수와 종류 오퍼랜드 / 명령어 일반적인 명령어가 처리 가능한 오퍼랜드의 수 오퍼랜드의 위치 CPU의 외부 혹은 내부 Reg-to-Reg, Mem-to-Reg, Mem-to-Mem 오퍼랜드 오퍼랜드의 크기와 형태 정의 방법 Stack Architecture 장점 단점 코드가 짧아 효율적이다. 표현이 간단하다. 코드를 만드는데 비효율적이다. 병목현상이 발생한다. Accumulator Arc..
컴퓨터 구조 2022. 3. 26. 17:49
CPU의 구조와 구성 요소

산술논리연산장치 (Arithmetic and Logic Unit: ALU) 산술 및 논리 데이터의 실질적인 연산을 위한 하드웨어 모듈. 산술연산: 사칙연산 ( +, -, *, / ) 논리연산: 논리연산 ( AND, OR, NOT, XOR 등.. . ) 레지스터 세트 (Register Set) CPU 내부의 다양한 레지스터들의 집합. 액세스 속도가 가장 빠르다 (CPU 내부에서 처리되기 때문) 제한적이다. (=CPU라는 한정된 면적안에 메모리를 넣어야하기 때문에 그 수가 제한적이다.) 특수기능레지스터(SPR) 범용레지스터(GPR) Program Counter (PC) Accumulator (AC) Instruction Register (IR) Memory Address Register (MAR) Memor..
컴퓨터 구조 2022. 3. 26. 16:41
ALU: Arithmetic Operations

Integer Arithmetic: Unsigned Division D(2n bits) / V(n bits) = Q(n bits) ... R(n bits) 147(10010011, Dividend, 피젯수, 8bits, C-AQ Register, LOGICAL SHIFT LEFT) / 11(1011, diVisor, 젯수, 4bits, M Register) = 13(1101, Quotient, 몫, 4bits, Q Regiester) ... 4(0100, Remainder, 나머지, 4bits, C-A Register) ALU: Arithmetic Operations Integer Arithmetic: Unsigned Division
컴퓨터 구조 2022. 3. 20. 15:09
부동 소수점 (BFPN)

BFPN : 단 정밀도 (Single Precision) - 기본형 ±0.1M*2^E - 1.1010*2^4 -> 0.1101*2^5 로 정규화. S= 0 E= 0000_0101 (2's Complement 표현) M= 101_0000_0000_0000_0000_0000 (Unsigned 표현) - S와 M을 합쳐서 Signed Magnitude로 표현. BFPN: 배 정밀도 (Double Precision) - Sign = 1 (음수), 0 (양수) - Mantissa(가수)의 범위: 0.5≤Mantissa≤1 -> 정밀도 결정 - Exponent 범위: -2^7
컴퓨터 구조 2022. 3. 20. 15:01
Prev 1 2 Next